

Einführung in die Technische Informatik

WS 2010/2011

Blatt 10: Multiplexer und Programmable Logic Arrays

Ihre Lösung zu den mit (★) gekennzeichneten Übungen sollen Sie am **20.12.** oder **23.12.** in der Vorlesung abgeben. Die Globalübung am 24.12. entfällt (Heilig Abend). Die Bearbeitung der Aufgaben in Lerngruppen ist sinnvoll. Bitte geben Sie nur eine Lösung pro Lerngruppe ab.

Aufgabe 1: (★) Realisierung Boolescher Funktionen mittels komplexer Bauteile

Sei $f : \mathbb{B}^4 \rightarrow \mathbb{B}$ eine Boolesche Funktion mit

$$f(x_3, x_2, x_1, x_0) = 1 \iff (x_3x_2x_1x_0)_2 \bmod 3 = 0 \vee (x_3x_2x_1x_0)_2 \bmod 4 = 0$$

- a) Realisieren Sie die Funktion mittels eines 3x8-MUX.
- b) Realisieren Sie die Funktion mittels folgender Bauteile: ein 2x4-Decoder, ein 2x4-MUX, sowie zwei ODER-Gattern mit einem Fan-In von 2 bzw. 4.

Hinweis: Verwenden Sie hierzu die Minterme der einschlägigen Indizes.


Aufgabe 2: Kostenabschätzung

- a) Zeigen Sie durch Induktion, dass sich jeder NxM-MUX durch $3(2^d - 1)$ logische Gatter (zählen Sie nur UND- und ODER-Gatter, keine Negation) rekursiv konstruieren lässt. Alle Gatter haben einen Fan-In von 2. Dabei bezeichnet d die Anzahl der Steuersignale¹.
- b) Vergleichen Sie die rekursive Konstruktion aus a) mit der einfachen Konstruktion, wie sie in der Vorlesung in Kapitel 11 beschrieben wird, anhand der Anzahl verwendeter Gatter exemplarisch für den 4x16-MUX. Leiten Sie dazu eine Formel zur Berechnung der Anzahl Gatter bzgl. der einfachen Konstruktion her, indem Sie die Realisierung eines 2-MUX (Kap. 11.1 der Vorlesung - Folie *Realisierung eines 2-MUX*) so anpassen, dass alle Gatter nur noch einen Fan-In von 2 besitzen. Es ist hilfreich die Anpassung als Zwischenschritt auch für den 3-MUX vorzunehmen.

Aufgabe 3: (★) Darstellung Boolescher Funktionen mittels komplexer Bausteine

Eine Boolesche Funktion $f : \mathbb{B}^4 \rightarrow \mathbb{B}$ sei durch folgendes Schaltnetz realisiert:

¹Die Bezeichnung d -MUX ist eine Alternative zu NxM-MUX. Mit dieser Bezeichnung entspricht ein z. B. ein 1-MUX einem 1x2-MUX, da die Anzahl der Steuersignale (d) 1 ist.



- a) Stellen Sie eine Wertetabelle für die vier Funktionen $f_i : \mathbb{B}^2 \rightarrow \mathbb{B}$ mit $i \in \{a, b, c, d\}$ in Abhängigkeit von x_1 und x_0 auf.
- b) Stellen Sie nun die Wertetabelle für $f : \mathbb{B}^4 \rightarrow \mathbb{B}$ in Abhängigkeit von x_3, x_2, x_1, x_0 auf.

Aufgabe 4: Realisierung Boolescher Funktionen mittels komplexer Bauteile

- a) Sei die Funktion $f : \mathbb{B}^3 \rightarrow \mathbb{B}$ durch folgende Wertetabelle definiert. Entwerfen Sie einen Multiplexer mit der in der Vorlesung vorgestellten Hardware-Lookup Methode. Dieser Multiplexer soll die Funktion f realisieren.

x_2	x_1	x_0	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


- b) Welche Vor- und Nachteile hat diese Methode?

Aufgabe 5: Realisierung Boolescher Funktionen mittels PLAs


Gegeben sei die Funktion $f : \mathbb{B}^3 \rightarrow \mathbb{B}^2$ mit

$$f(x, y, z) = (\bar{x}y + x\bar{y}\bar{z} + x\bar{z}, yz + x\bar{z})$$

- a) Programmieren Sie das gegebene PLA, sodass es die Funktion f realisiert. Verwenden Sie alle in der Vorlesung vorgestellten Bausteine (Identifier, Addierer, ...) und beschriften Sie **alle** Ein- und Ausgänge vollständig.



- b) Realisieren Sie die Funktion jetzt in punktorientierter Schreibweise. Beschriften Sie zudem **alle** Ein- und Ausgänge.
Hinweis: Markieren Sie die Knoten erst, nachdem Sie alle Ein- und Ausgänge beschriftet haben.



Aufgabe 6: (★) Programmable Logic Arrays

Gegeben sei ein Schaltnetz mit vier Eingängen x_3, x_2, x_1, x_0 und den Ausgängen z_3, z_2, z_1, z_0 , welches eine Schaltfunktion $f : \mathbb{B}^4 \rightarrow \mathbb{B}^4$ realisiert. Dabei gilt

$$f(x_3, x_2, x_1, x_0) = (z_3, z_2, z_1, z_0) \iff (z_3 z_2 z_1 z_0)_2 = (x_3 x_2)_2 \cdot (x_1 x_0)_2$$

(Multiplikation zweier zweistelliger Binärzahlen). Im Folgenden sei $f_i(x_3, x_2, x_1, x_0) = z_i$ für $i \in \{0, 1, 2, 3\}$.


- a) Realisieren Sie diese Schaltfunktion mittels eines PLAs, indem Sie die Minterme für jede Funktion f_i bestimmen und das PLA entsprechend programmieren.
- b) Bestimmen Sie je ein Minimalpolynom für jede Funktion f_i . Hätte Ihnen diese Optimierung beim Aufbau des PLAs zu einer Einsparung von Spalten verhelfen können? Begründen Sie Ihre Antwort.
- c) Gibt es ein PLA mit 7 Spalten, das die obige Schaltfunktion realisiert? Begründen Sie Ihre Antwort, eventuell mit Lösungsmatrix.

Aufgabe 7: Ringzähler

Sei die Funktion $R : \mathbb{B}^4 \rightarrow \mathbb{B}^4$ definiert durch

$$R(d(i)) = d((i + 1) \bmod 16)$$

$d(i)$ ist vierstellige Binärzahl von $i \in \{0, 1, \dots, 15\}$. R wird wie folgt realisiert:



Realisieren Sie die Schaltung als PLA.